

TTT4265 – Elektronisk systemdesign og -analyse II

Øving 16 2025


(Med oppkobling)

Denne øvingen skal ta for seg litt repetisjon av kombinatoriske og sekvensielle systemer. I tillegg man også få erfaring med tilstandsmaskiner (FSM) og implementasjon av disse på FPGA.

Oppgave 1: Klokke-manipulasjon (2 poeng)

Integrerte kretser som FPGAer og mikrokontrollere har ofte en bestemt klokkefrekvens. FPGA-chippen på GoBoardet har for eksempel en frekvens på 25MHz. I mange tilfeller kan det være nyttig å ha større eller mindre klokkefrekvens; det kan blant annet spare strøm eller gjøre feilsøking lettere.

En *preskalerer* (eng. prescaler) er et digitalt system som gjør det mulig å skalere ned frekvensen til et klokkesignal. I ICEstudio kan man bruke blokken “PrescalerN”, som vist i figur 1, for dette.



Figur 1: En prescaler-blokk.


Precaler-blokken tar inn et klokkesignal CLK_IN med frekvens f_{CLK_IN} og en konstant N . Den gir ut et nytt klokkesignal CLK_OUT med frekvens $f_{CLK_OUT} = \frac{f_{CLK_IN}}{2^N}$.

- a) Hvilken verdi må N ha for at man skal få en klokkefrekvens $f_{CLK_OUT} \sim 1\text{Hz}$ på FPGA-kortet?

- b) Bruk prescaler-blokken til å implementere et system som får en LED på FPGAkortet til å blinke med en frekvens på omtrent 1 Hz.

Oppgave 2: Kombinatoriske kretser (2 poeng)

- a) Figur 2 viser blokkdiagrammet til en 2 til 1 multiplexer. Skriv opp sannhetstabellen til denne og tegn et tilhørende kretsskjema med logiske porter.




Figur 2: Multiplexer.

- b) Bruk multiplexerdesignet ditt og implementer et system på FPGA-kortet som ved hjelp av en bryter styrer om en LED blinker med ca 1Hz eller ca 10Hz. *hint: bruk det du vet om prescaling.*

Oppgave 3: Sekvensielle kretser (3 poeng)

I ADE ble dere kjent med ordinære registre bestående av D-vipper. Et skiftregister er også sammensatt av D-vipper, men disse er da koblet i kaskade. Det vil si at utgangen fra en vippe er kobla til inngangen til den neste. Bit vil da “klokkes” fra et register til det neste. Et eksempel på et overordnet blokkdiagram for et skiftregister av typen serielt inn, parallelt ut er vist i figur 3.



Figur 3: Blokkdiagram for et serielt inn, parallelt ut skiftregister.


Her kommer data på inngangen D som en bitstrøm. Ved hver positive klokkeflanke på inngangen CLK vil biten på inngangen D bli lagret i den første vippa, mens biten som tidligere var lagret i den første vippa vil bli flyttet til den andre vippa, og så videre. Utgangene Q_3 - Q_0 gir da verdiene som er lagret i de respektive vippene ut parallelt.

- a) Ta utgangspunkt i figur 3 og design et 4-bits skiftregister på FPGA-en. Bruk et klokkesignal CLK med frekvens på 1 Hz. La det første registeret ha inngangen D koblet til en

knapp, og la utgangene Q_3 - Q_0 være koblet til hver sin LED. Hva observerer du når du trykker inn knappen?

- b) Gjør om på designet slik at det kan få 4 lysdioder på et koblingsbrett til å lyse. Koble deretter en logikkanalysator [1] til systemet og verifiser oppførselen. Ta et skjermbilde av det du ser.

I de to forrige deloppgavene skal du ha observert at bit som blir sendt inn på inngangen D kun blir skiftet mot høyre ved hver positive klokkeflanke. Figur 4 viser et blokkdiagram for et bidireksjonelt skiftregister, hvor bit kan skiftes i begge retninger, altså både mot høyre og venstre.




Figur 4: Blokkdiagram for et bidireksjonelt skiftregister.

Her brukes signalet `sel` til å bestemme retningen dataen i skiftregisteret skal skiftes.

- c) Lag en implementasjon av et bidireksjonelt skiftregister i ICStudio. *hint: her kan det være lurt å bruke multipleksere!*

Oppgave 4: En tilstandsmaskin (3 poeng)

Figur 5a viser kretstegningen for et system. Den sorte boksen har en inngang A styrt av knappen PB og en utgang Q som bestemmer om LEDen lyser eller ei. Oppførselen til systemet er beskrevet i tilstandsdiagrammet i figur 5b.



(a) Kretstegning for et system med en svart boks hvis inngang A er styrt av knappen PB. 5a. (b) Tilstandsdiagram for system et i figur 5a.

Figur 5: Krets- og tilstandsdiagram for et system.


- Ut ifra tilstandsdiagrammet i figur 5b, beskriv med egne ord hvordan du forventer at systemet oppfører seg.
- Lag et design for systemet i den ukjente boksen og test dette på FPGAen. Bruk en klokkefrekvens på 1 Hz.
- Eksperimenter med å øke klokkefrekvensen. Hva skjer når den blir veldig høy?

Oppgave 5: Registrering av knappetrykk (3 poeng)

I oppgave 4 c) bør du ha erfart at høye klokkefrekvenser gjør det veldig vanskelig å kontrollert slå LEDen av og på når knappen trykkes. Problemet ligger i at tilstandsmaskinen beskrevet med diagrammet i figur 5b virker på den måten at så lenge knappen er trykket inn ($A=1$) vil den bytte mellom tilstandene “LED PÅ” og “LED AV” hver eneste klokkeflanke. Når klokkehastigheten da blir høy det være nesten umulig å holde inne knappen kort nok til at det ikke blir registrert som flere “trykk”.

En mulig måte å løse dette på er å sørge for at ett knappetrykk fører til én puls med verdi 1 og varighet én klokkeperiode. Så lenge knappen holdes inne, genereres ingen flere pulser før knappen slippes og eventuelt trykkes en gang til.

Det finnes en smart standard-løsning for dette, som vist i figur 6.




Figur 6: System for detektering av ett enkelt knappetrykk. En knappetrykkregistreringsmodul.

a) I figur 6 er det også vist et tidsdiagram hvor signalene CLK og S er vist. Fullfør diagrammet og vis hvordan signalet K (for “knapp”) oppfører seg.

b) Delsystemet i figur 6 kan også betraktes som en liten tilstandsmaskin. Skisser tilstandsdiagrammet.

c) Realiser en knappetrykkregistreringsmodul på *Go Board*, og test med logikk-analysator at den fungerer som den skal. To tips følger:

- Her kan det være lurt å koble på en *debouncer*-modul etter inngangspinnen for knappen, som vist i figur 7. Denne motvirker såkalt *knappeprell* (bouncing på engelsk), altså det at knappen bruker litt tid på å stabilisere seg når den blir trykket inn. Modulen er tilgjengelig i standardpakken i Icestudio.
- Når du skal teste i med logikkkanalysatoren er det lurt å bruke Pulseinnstillingen for å trigge på utgangssignalet K fra systemet. Videre bør du bruke en *Rate* på 100 MHz og en *Base* på rundt 50 ns/div. Dette er fordi klokkefrekvensen til FPGAen er veldig høy.



Figur 7: Diagram med knappeprell-modul

Knappetrykkregistreringsmodul er et knotete ord. Det du strengt tatt har laget nå er rett og slett et tastatur med én tast!

d) Bruk tastaturmodulen til å forbedre systemet fra oppgave 4, slik at det får forutsigbar oppførsel uavhengig av klokkefrekvensen. *Hint:* utgangen K fra tastaturmodulen kan kobles til inngangen A i kretsen vist i figur 5a.

Referanser

- [1] Digilent. *Using the Logic Analyzer*. URL: <https://digilent.com/reference/test-and-measurement/guides/waveforms-logic-analyzer>.